2011年7月4日 星期一

SVA 再了解(八)

將SVA嵌入到Verilog design裡的一個例子



沒有留言: